关于时钟上升沿有效的问题

74HC165为并转串输出芯片，资料显示为时钟上升沿有效，会进行串行输出。所以我写了下面的读取函数
                for(i=0;i<8;i++)
                {
                   a=a<<1;   //最终获取的串行数据保存在变量a中
                   SCLK=0;    //SCLK为时钟
                   _nop_();        
                                    //②
                   SCLK=1;       
                   a=a|DATA;  //①         DATA为每次串口输出脚每次输出的电平信号         
                   _nop_();                                         
                }

我这么写，最终输出的数据少了一位。
从网上找资料看到大家都是把上面的①处的那句话写在了②处。问题是不是上升沿有效吗？这样子写的话感觉是在SCLK=1之后进行了第二次for循环的时候才会把DATA的数据第一次给了变量a。这样8次循环之后不也少一位吗？但是实际却是正确的，求大神解答