[问答]

关于D触发器的问题

问答对人有帮助，内容完整，我也想知道答案 0 `如图所示，图中第一个触发器D接第二个触发器的非Q端，这个时序图，整不明白啊，我的看法是：当第一个时钟信号高电平来的时候，第一个触发器的输出状态Q是不能判断的啊，因为D接在第二个触发器的非Q端。求大佬指点一下这个图，是如何工作的？ ` 0
2019-1-16 11:50:35　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答河神大人该类别下有 34 个回答。邀请回答熊本熊该类别下有 34 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答阿城138 该类别下有 26 个回答。邀请回答举报王元你好　相关推荐 • D触发器，CLK突变时，输入D也突变，触发器的输出应该如何判定？ 10424 • 请问电平触发的D触发器型号有哪些？ 4186 • labview新手请教D触发器设计 8556 • J-K触发器用D触发器代替求教 4399 • D触发器怎么实现二分频电路？ 6478 • 新建两个D触发器的目的是什么 2156 • 两个非门电路是如何组成一个D触发器的？ 1197 • 怎样通过ena使能端去控制16路D触发器呢 3209 • 请问怎样去设计一个基于数字电路的D触发器 1362 • 单路D型触发器有何功能呢？有哪些引脚 2115 2个回答

答案对人有帮助，有参考价值 0 可以判断，不过U1A与U2B的CLR端电平在S1未按下前不能确定，建议在CLR端接100K电阻到地。在S1未按下前，U1A与U2B处于清零状态，无论1CLK为高电平还是低电平，1Q=0，~2Q=1，在S1按下后，在1CLK=1时，因~2Q=1D=1，则1Q=1，随之2CLK=1，因2D=1，则~2Q=0，随之1D=0，这样在1CLK再次为高电平时，1Q始终为0，直到S1松开。最佳答案

2019-1-16 11:50:36 2 评论举报晓晓江南 2 条评论王元你好　 2019-1-18 09:58 这个我画他的时序图，卡住了，，U2B的非Q，接在U1A的D上，D是低电平，就是当脉冲来之后，U1A的Q的输出从高电平变为低电平，此时U2B的CLK变为低电平，看手册，CLK为低电平的时候，Q输出Q0，这个Q0是什么状态啊？赞回复举报晓晓江南回复王元你好　： 2019-1-23 09:24 这个D触发器的触发条件为上升沿触发，即CLK从低电平到高电平触发，触发之前，D触发器的Q与~Q的状态分别为0，1，U2B的~Q=1，因接在U1A的D上，则D=1，而不是0，当脉冲到来后，U1A的Q从低电平变为高电平，此时U2B的CLK变为高电平，U1A的Q从低电平变为高电平。赞回复举报