完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友开云(中国)官方|
你好，
我目前正在设计一个LVDS接收器和DAC ASIC。DAC是12位。我需要使用来自FPGA / Eval板的LVDS信号进行测试。 任何人都可以推荐我可以用来测试我的ASIC的评估板或FPGA吗？ 谢谢。 问候， 尼基尔 
0
|
|
相关推荐
9个回答
|
|
|
N，
几乎任何最近的FPGA器件都应该这样做。 检查电路板是否具有必要的连接（IO引脚的数量带到连接器）。 http://www.xilinx.com/products/boards-and-kits/ 或者，董事会也用于指导 http://www.digilentinc.com/Products/Catalog.cfm?NavPath=2,400&Cat=10 请注意，最新软件工具不支持V6，S6以外的任何版本（查看每个版本的发行说明，了解它支持的内容），xilinx.com上的“经典”页面上提供了较旧的软件。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
None
|
|
|
|
|
|
查看应用说明
http://www.xilinx.com/support/documentation/anbusinterfaceio_lvds.htm Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
亲爱的先生：
相比之下，我的设计是从TI的ADC输出LVDS到FPGA，我可以设计具有SODIMM接口的TI ADC，并取代原来的DDR SDRAM模块吗？ FPGA焊盘可以编程为通过SODIMM 204引脚接口接受来自TI ADC LVDS数据的数据吗？ 谢谢 麦克风 |
|
|
|
|
|
男，
如果有足够的引脚，我认为没有理由不这样做。 FPGA上的所有IO引脚都是可编程的，因此您可以根据需要选择它们。 我唯一关心的是存储器的信号完整性是不同的，有时70欧姆的pcb迹线用于单端。 如果接口是专门为内存设计的，那么您可能会遇到阻抗不匹配或其他信号完整性问题。 检查布局，检查原理图。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
奥斯汀：
非常感谢您的回答和关注提醒。 因此，如果LVDS单端输入的信号质量不好，可以接受FPGA内的LVDS差分输入，如果pcb不易修改阻抗匹配问题，信号质量会更好吗？ 再次感谢 麦克风 |
|
|
|
|
|
麦克风，
只有SI模拟可以回答您的问题。 如果没问题，那就没关系。 如果它是坏的，那么没有什么能使它变得更好（除了新的pcb布局）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
得到它，非常感谢。
|
|
|
|
|
|
亲爱的先生：
根据上述讨论，我们的LVDS（160通道）将以高达1GHz的数据速率运行，是否可以从FMC-HPC或LPC连接器输入到FPGA基板？ 我们需要特别注意什么？ 谢谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2597 浏览 7 评论
2922 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2376 浏览 9 评论
3475 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2554 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
3092浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
719浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
597浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2978
评论
淘帖
976
