|
|
2020-4-7 13:38:09
![]() |
|
|
|
2020-4-7 13:50:20
![]() |
|
|
|
2020-4-7 14:06:36
![]() |
|
|
|
2020-4-7 14:20:04
![]() |
|
|
|
2020-4-7 14:32:21
![]() |
|
|
|
2020-4-7 14:39:45
![]() |
|
|
|
2020-4-7 14:50:29
![]() |
|
|
|
2020-4-7 15:01:32
![]() |
|
|
|
2020-4-7 15:10:28
![]() |
|
|
|
2020-4-7 15:18:11
![]() |
|
只有小组成员才能发言,加入小组>>
2621 浏览 7 评论
2948 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2386 浏览 9 评论
3491 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2568 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
3192浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
742浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
627浏览 1评论