|
|
2020-5-29 16:14:17
![]() |
|
|
|
2020-5-29 16:33:37
![]() |
|
|
|
2020-5-29 16:39:30
![]() |
|
|
|
2020-5-29 16:45:33
![]() |
|
|
|
2020-5-29 16:59:43
![]() |
|
|
|
2020-5-29 17:10:09
![]() |
|
|
|
2020-5-29 17:15:16
![]() |
|
|
|
2020-5-29 17:28:48
![]() |
|
只有小组成员才能发言,加入小组>>
2574 浏览 7 评论
2909 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2362 浏览 9 评论
3460 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2542 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2979浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
704浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
576浏览 1评论
868浏览 0评论