|
|
2020-6-13 20:02:37
![]() |
|
|
|
2020-6-13 20:18:24
![]() |
|
|
|
2020-6-13 20:26:31
![]() |
|
|
|
2020-6-13 21:08:53
![]() |
|
|
|
2020-6-13 21:57:36
![]() |
|
|
|
2020-6-13 23:27:00
![]() |
|
|
|
2020-6-13 23:33:45
![]() |
|
只有小组成员才能发言,加入小组>>
2626 浏览 7 评论
2953 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2390 浏览 9 评论
3496 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2571 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
3200浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
745浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
631浏览 1评论