VC707 SCH与发布的布局不完全同步的原因？

你好，
我正在设计一个原型板，将5个高速ADC / DAC（LVDS DIFF）和数十个SE GPIO连接到VC707 FMC1 / FMC2连接器。
我有点担心整个系统的电源开/关顺序，包括VC707和我的原型板。
VC707有自己的电源开启排序（我确实探测了所有VC707电源轨，包括VCC上的VCCINT，VCCBRAM，VCCO，VCCAUX ......），发现VC707没有遵循Xilinx关于2的上电顺序的建议。
电源轨。
此外，VC707没有任何电源关闭顺序，其电源开关关闭主电源，这意味着所有电源轨将同时开始放电。
这不符合Virtex-7断电排序。
1-我的原型电路板配有独立的电源和自己的电源排序。
在将VCCO应用于FPGA bank之后，我需要确保仅连接到FMC1 / FMC2的原型板电路上电，以确保功率钳位二极管不会向前偏置。
这样，包括DIFF LVDS和SE IO的FMC1 / FMC2线路在提供Bank VCCO之前将看不到任何电压。
对此有何评论？
对于VC707 FMC1 / FMC2 IO的接口，我是否应该考虑接通电源排序的唯一方法？
2-对于电源关闭，我需要首先从原型板上取下电源，然后再次取下VC707的电源，以确保VCCO钳位二极管不会向前移动。
它是否正确？
3-某些XC7VX485T-FF1761 IO（即AM16）显示为NC，但它们在XC7V585T-FF1761上可用作IO。
这是否意味着如果连接到某处（即GND），XC7VX485T-FF1761的NC引脚不成问题，因为它们在XC7V585T-FF1761处可用作IO。
我明白，最好不要让NC单独使用，而不是将它们绑在任何地方，但只是想知道这些是否只是不与死相关的球？
4- VC707 SCH与发布的布局不完全同步。
在SCH中浮动的FMC2 J24-37和K25-38与FPGA NC Ball相关联。
该电路板最初计划用于XC7V585T-FF1761，其中XC7VX485T-FF1761可用作IO。
如果有人将FMC2的浮动线（基于SCH）连接到GND，这可能会很糟糕，这意味着XC7VX485T-FF1761的NC引脚将连接到GND。
感谢您的评论。
-Reza