完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
Fpgm外界50 mhz的晶振，它就是一个芯片，一个芯片组成的逻辑电路运行的是刷芯片的质量孬好嗯嗯，好的，芯片，它运行的电路就非常的快
|
|
|
|
|
|
Fpga外接50赫兹的矩阵里面的逻辑组合电路运行时刷新频率是多少？这个就要询问一下设计电路的人了，因为它的电路运行时刷新的频率是设计时制定的。
|
|
|
|
|
|
//------FPGA的晶振
通常情况下，FPGA允许接入的晶振频率和器件特性有关。 通俗来讲，FPGA内部的PLL/MMCM/Clock这些时钟倍频模块的时钟输入范围是你选取晶振的依据。 即便不使用FPGA内部的时钟模块，也建议参考其时钟输入范围，提高硬件设计的兼容性。 //------时序逻辑与组合逻辑 时序逻辑的处理和时钟相关。对于工作频率，FPGA内部时钟模块倍频的最高值即为时序逻辑允许的最高运行频率。 组合逻辑的处理与时钟无关，其支持的工作频率依赖于门电路的刷新频率，即与FPGA器件的工艺水平相关。 以上两点内容，都可以在FPGA的手册中获取相关信息。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
2079 浏览 2 评论
1288 浏览 0 评论
1385 浏览 0 评论
596 浏览 0 评论
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1262 浏览 0 评论
6672 浏览 115 评论
2712 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3021
评论
淘帖
3558
