如何用运放等器件搭建一个高压如190V/10mA的LDO？

答案对人有帮助，有参考价值 0

针对您的高压LDO需求，以下是分步解决方案及关键设计考量：

1. 系统架构选择

• 拓扑结构：采用分立元件搭建高压LDO，核心由高压误差放大器（运放）+ 高压调整管（MOSFET/Darlington） + 精密反馈网络构成。


• 关键目标：PSRR > 60dB（在100Hz-1MHz范围），输出噪声 < 5mVpp，输入电压200V，输出190V/10mA。

2. 核心元件选型

(1) 误差放大器（运放）

• 高压运放：需耐受高压供电（如±100V），推荐：
  
  
  
  • TI OPA454（供电范围±50V，需级联供电或浮动供电设计）。
  
  
  • 分立方案：用低压运放（如ADA4522）配合高压浮动电源（如Zener二极管生成低压供电）。
  
  

(2) 调整管

• 高压MOSFET：选择耐压 > 250V、低导通电阻的器件，如：
  
  
  
  • STW11N150（1500V/11A，适合冗余设计）。
  
  
  • IXTH20N50（500V/20A）。
  
  


• Darlington晶体管：如MJ系列（需注意压降和功耗）。

(3) 基准电压源

• 低噪声基准：如LT1021（5V/10V输出）或ADR4525（2.5V），需通过分压网络匹配输出电压。

3. 电路设计步骤

(1) 反馈网络设计

• 将输出电压分压至基准电压水平。例如：
  
  
  
  • 输出190V → 分压至2.5V（ADR4525）。
  
  
  • 电阻比例：( R1 = (190V - 2.5V)/I{bias} )，( R2 = 2.5V/I{bias} )。
  
  
  • 选择高阻值电阻（如R1=750kΩ，R2=10kΩ），采用多电阻串联分担电压。
  
  

(2) 误差放大器配置

• 运放同相端接基准电压，反相端接反馈分压。


• 补偿网络：在运放输出与反相端之间加入RC网络（如1kΩ + 10nF），确保环路稳定。

(3) 调整管驱动

• 运放输出驱动MOSFET栅极，必要时加入缓冲级（如射极跟随器）提升驱动能力。


• 栅极串联电阻（10-100Ω）抑制振荡。

(4) 输入/输出滤波

• 输入级：前级Boost+Charge Pump后加π型LC滤波（如10μH磁珠 + 10μF陶瓷电容）。


• 输出级：LDO输出并联低ESR电容（如1μF陶瓷电容 + 10μF电解电容）。

4. 关键设计验证

(1) 功耗计算

• 调整管压降：( V_{drop} = 200V - 190V = 10V )。


• 功耗：( P = V{drop} times I{out} = 10V times 10mA = 0.1W )，需选TO-220封装并考虑散热。

(2) 噪声与PSRR优化

• PSRR提升：在误差放大器电源引脚加RC滤波（如100Ω + 10μF）。


• 低噪声布局：反馈网络远离高压走线，采用星型接地。

(3) 稳定性分析

• 通过环路仿真（如SPICE）验证相位裕度 > 45°，避免输出电容ESR过低导致振荡。

5. ADI替代方案

• 集成方案：ADI暂无200V级LDO，但可组合使用：
  
  
  
  • LT3991（60V LDO） + 外部升压电路（需级联设计）。
  
  
  • LT3080（36V可调LDO）配合高压预稳压。
  
  

6. 推荐测试流程

1. 前级滤波测试：在Boost后加LC，测试纹波衰减效果。


2. LDO空载调试：验证基准电压和反馈网络精度。


3. 负载瞬态测试：用电子负载验证动态响应。


4. 噪声测试：使用差分探头测量输出纹波（带宽限制20MHz）。

7. 参考电路简图

[Boost+Charge Pump] → [LC滤波] → [高压LDO]

                      |

LDO核心：

Vin (200V) → 调整管(MOSFET) → Vout (190V)

                ↑

          误差放大器(运放)

                ↑

         基准源(ADR4525) + 分压网络(R1/R2)

通过以上设计，可实现5mVpp以下的输出纹波，满足APD偏置电源的严苛噪声要求。建议优先验证分立方案，并结合前级LC滤波以优化整体性能。