完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
11912
|
最近在使用Altera 的FIFO 核做缓存用，FIFO采用异步双时钟，但是在写数据过程中发现数据写不进去……，弄了好久也不知道怎么回事，我的wrclk，wrreq，data这些管脚的值是从另外一个芯片给进来的，从SignalTap上看边沿都对齐了……希望各位大大帮忙看看有什么解决办法么
 ，
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
2014-1-5 21:14:25
评论
|
|
|
复位正确不正确，第一次做FIFO的时候把复位搞成了低电平，折腾了好几天，后来看资料ATRLA的FIFO ipcore是高电平复位
|
|
|
2014-3-9 13:29:19
评论
|
|
|
应该是复位的问题，altera高复位有效
|
|
|
|
|
|
wrclk 有上上升沿就会写进去啊。。要不就是时序的问题
|
|
|
2014-3-18 20:11:23
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
2147 浏览 2 评论
1317 浏览 0 评论
1420 浏览 0 评论
598 浏览 0 评论
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1268 浏览 0 评论
6675 浏览 115 评论
2713 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
2149
