2588 浏览 7 评论
2919 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2371 浏览 9 评论
3471 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2550 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
3058浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
716浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
588浏览 1评论
879浏览 0评论